Retard temporel discret
Ce super-bloc compilé réalise un retard discret. Il est construit avec un registre à décalage et une horloge. La valeur du retard est donnée par la pas temporel discret multiplié par le nombre-1 d'état du registre.
- Discretisation time step
Définit la période temporelle de l'horloge intégrée.
Propriétés : Type 'vec' de taille 1.
- Register initial state
Définit la longueur et les conditions initiales du registre à décalage.
Propriétés : Type 'vec' de taille -1.
- toujours actif: non
- direct-feedthrough: non
- détection de passage à zéro: non
- mode: non
- entrée régulières:
- port 1 : taille [1,1] / type 1
- sorties régulières:
- port 1 : taille [1,1] / type 1
- nombre des entrées évènementielles: 0
- nombre des sorties évènementielles: 0
- possède un état continu: non
- possède un état discret: non
- possède un état objet: non
- nom de la fonction de calcul: csuper
- SCI/macros/scicos_blocks/Linear/DELAY_f.sci [voir code]